(19)日本国特許庁(J P)

(11)特許出願公開番号

## 特開平10-55059

(43)公開日 平成10年(1998)2月24日

(51) Int.Cl. <sup>8</sup>		識別記号	庁内整理番号	FI	技術表示箇所
G03F	1/08			G03F 1/08	Α
H01L	21/027			H01L 21/30	502P

## 審査請求 未請求 請求項の数6 OL (全 11 頁)

(21)出贖番号	<b>特顧平8-210713</b>	(71)出顧人	000005108
			株式会社日立製作所
(22)出庭日	平成8年(1996)8月9日		東京都千代田区神田駿河台四丁目6番地
		(71)出顧人	000233468
			日立超エル・エス・アイ・エンジニアリン
			グ株式会社
			東京都国分寺市東茲ケ翔三丁目1番地1
		(72) 発明者	白井精一郎
		(,)	東京都冑梅市今井2326番地 株式会社日立
			製作所デパイス開発センタ内
		(74) (1200)	新理士 簡井 大和
		(74)10主人	升理工 闻升 入州

最終頁に続く


(54) 【発明の名称】 フォトマスクの製造方法および半導体集積回路装置の製造方法

(57)【要約】

・【課題】 半導体集積回路パターンの寸法精度を向上す ることのできる技術を提供する。

・【解決手段】 フォトマスクを修正する際に、第1のパ ターン層のマスクパターンを構成する各々のパターンに 対して、基準となる第2のパターン層のマスクパターン を構成するパターンからの距離を求め、得られた距離を 基に設けられる基準に従って第1のパターン層のマスク パターンを構成する各々のパターンの設計データを分類 した後、分類したパターンごとに設計データの補正を行 い、次いで、補正された設計データを合成して、フォト マスクの第1のパターン層のマスクパターンの設計デー タを作成する。





(2)

・【特許請求の範囲】

.

.

・【請求項1】 フォトマスクの第1のパターン層のマス クパターンを補正する際に、前記第1のパターン層のマ スクパターンの設計データを抽出する工程と、第2のパ ターン層のマスクパターンの設計データを抽出する工程 と、前記第1のパターン層のマスクパターンを構成する 各々のパターンに対して、前記第2のパターン層のマス クパターンを構成するパターンからの距離をそれぞれの 前記設計データから求める工程と、前記距離を基に設け られる基準に従って、前記第1のパターン層のマスクパ 10 ターンを構成する各々の前記パターンを分類し、分類さ れた前記パターンごとに前記設計データの補正を行うエ 程と、前記第1のパターン層のマスクパターンを構成す る各々の前記パターンの補正された設計データを合成す る工程とを有し、補正された第1のパターン層のマスク パターンの設計データに基づいて描画用データを作成す る工程と、前記描画用データに基づいてマスク基板上に 遮光パターンを形成する工程とを有することを特徴とす るフォトマスクの製造方法。

1

・【請求項2】 請求項1記載のフォトマスクの製造方法 20 において、前記第1のパターン層のマスクパターンの設 計データを抽出する工程、前記第2のパターン層のマス クパターンの設計データを抽出する工程、前記第1のパ ターン層のマスクパターンを構成する各々のパターンに 対して、前記第2のパターン層のマスクパターンを構成 するパターンからの距離をそれぞれの前記設計データか ら求める工程、前記距離を基に設けられる基準に従っ て、前記第1のパターン層のマスクパターンを構成する 各々の前記パターンを分類し、分類された前記パターン ごとに前記設計データの補正を行う工程、前記第1のパ 30 ターン層のマスクパターンを構成する各々の前記パター シの補正された設計データを合成する工程は、前記第1 のパターン層と前記第2のパターン層をパターンデータ 補正装置に入力した後、前記パターンデータ補正装置上 において自動的に行われることを特徴とするフォトマス クの製造方法。

 【請求項3】 請求項1記載のフォトマスクの製造方法において、前記第1のパターン層のマスクパターンはn 層目のマスクパターンであり、前記第2のパターン層のマスクパターンは1層目から(n-1)層目のマスクパ 40 ターンのうちの1層以上のマスクパターンであることを 特徴とするフォトマスクの製造方法。

・【請求項4】 請求項1記載のフォトマスクの製造方法 において、前記第1のパターン層のマスクパターンが描 画されたフォトマスクを用いて半導体ウエハ上に形成さ れるレジストマスクのパターン寸法は、前記第2のパタ ーン層のマスクパターンが描画されたフォトマスクを用 いて半導体ウエハ上に形成される加工膜の形状または配 置に依存することを特徴とするフォトマスクの製造方 法。 2

・【請求項5】 請求項1記載のフォトマスクの製造方法 において、前記設計データの補正される量は、前記距離 を変数とする関数で表されることを特徴とするフォトマ スクの製造方法。

・【請求項6】 フォトマスクの第1のパターン層のマス クパターンを補正する際に、前記第1のパターン層のマ スクパターンの設計データを抽出する工程と、第2のパ ターン層のマスクパターンの設計データを抽出する工程 と、前記第1のパターン層のマスクパターンを構成する

- 10 各々のパターンに対して、前記第2のパターン層のマス クパターンを構成するパターンからの距離をそれぞれの 前記設計データから求める工程と、前記距離を基に設け られる基準に従って、前記第1のパターン層のマスクパ ターンを構成する各々の前記パターンを分類し、分類さ れた前記パターンごとに前記設計データの補正を行う工 程と、前記第1のパターン層のマスクパターンを構成す る各々の前記パターンの補正された設計データを合成す る工程とを有し、補正された第1のパターン層のマスク パターンの設計データに基づいて描画用データを作成す
- る工程と、前記描画用データに基づいてマスク基板上に 遮光パターンを形成する工程と、前記遮光パターンを有 するフォトマスクを用いて、半導体ウエハの表面上のレ ジスト膜に対して前記補正された第1のパターン層のマ スクパターンを転写する工程とを有することを特徴とす る半導体集積回路装置の製造方法。
  - ・【発明の詳細な説明】
  - $\cdot$ [0001]

・【発明の属する技術分野】本発明は、露光技術に関し、

特に、半導体集積回路装置の一工程である露光工程において用いるフォトマスクの製造技術およびそれを用いた

半導体集積回路パターンの転写技術に適用して有効な技術に関するものである。

·[0002]

・【従来の技術】 露光工程において使用するフォトマスク のマスクパターンは、図11に示すように、システム設 計(工程100)、論理設計(工程101)、回路設計 ・(工程102)、そして設計の最終工程であるレイアウ ト設計(工程103)を経て作成される。

・【0003】レイアウト設計におけるマスクパターン図
 は多角形や長方形の集合として表現され、各図形の対置
 と層はパターンデータ作成装置上にマスクパターンの設
 計データとして管理される。ここで、「層」とは露光工
 程ごとに必要な各々のフォトマスクに属する図形のこと
 である。

・【0004】レイアウト設計においてマスクパターンの 作成および検証が終了した後、上記マスクパターンの設 計データをもとにレチクルが作成される。
・【0005】まず、マスクパターンの設計データが計算

機によって電子線描画装置の描画用データに変換される
 50 (工程104)。次に、マスク基板上にクロム(Cr)

3

等からなる金属遮光膜を堆積した後、続いて、その金属 遮光膜の表面上に感電子レジスト膜を塗布し、次いで、 電子線描画装置によって感電子レジスト膜にマスクパタ ーンを描画する(工程105)。次いで、現像処理、金 属遮光膜のエッチング、感電子レジスト膜の除去を順次 行うことによって、レチクルが作成される(工程10 6).

・【0006】なお、レチクルとはガラス基板上に設計す 法の1~10倍(通常5倍)のマスクパターンが1ない し数チップ配置、形成してあり、半導体ウエハを逐次移 動しながら露光するステップアンドリピート方式の縮小 投影露光装置に用いるフォトマスクである。

・【0007】次に、上記レチクルおよび半導体ウエハを 縮小投影露光装置にセットし、両者の正確な位置合わせ を行った後、紫外線を一定時間照射することによって半 導体ウエハの表面上に塗布されたレジスト膜にマスクパ ターンを焼き付け(工程107)、次いで、現像処理を 行うことによってレジスト膜のパターン(レジストマス ク)が半導体ウエハ上に形成される(工程108)。

・【0008】次に、レジストマスクの外観検査およびす 法測定を行う(工程109)。ここで、外観不良を呈し た半導体ウエハおよび寸法規格を満足しない半導体ウエ ハは除外され、これらの原因の究明および対策がなされ る。

・【0009】この後、レジストマスクを用いた下地加工 膜のエッチングおよびレジスト膜の除去を順次行うこと によって、半導体ウエハ上に下地加工膜のパターンが形 成される。

・【0010】なお、フォトマスクの製造方法およびその 製造技術に関しては、例えば、昭和60年6月20日、 日経マグロウヒル社発行、徳山巍、「MOSLSI製造 技術」 P145に記載されている。

 $\cdot [0011]$ 

・【発明が解決しようとする課題】本発明者は、前記半導 体集積回路パターンの形成方法において、以下の問題点 があることを見い出した。

・【0012】図12に、一例としてMISFET (Meta) 1 Insulator Semiconductor FieldEffect Transistor) を構成するゲート電極層のマスクパターンおよび半導体 基板と配線とを接続するために層間絶縁膜に設けられる 40 コンタクトホール層のマスクパターンのレイアウトを示 す。

 【0013】図12に示すように、ゲート電極FG」~  $FG_3 L_1 \ge L_2 の異なる間隔 (L_2 > L_1) で配置さ$ れており、ゲート電極FG」とゲート電極FG2との間 にコンタクトホールCN1 ~CN6 、ゲート電極FG2 とゲート電極FG3 との間にコンタクトホールCN7~ CN12が配置されている。なお、コンタクトホールCN 」~CN12は全て同じ寸法を有する。

マスクパターンが描画されたレチクルおよびコンタクト ホール層のマスクパターンが描画されたレチクルを用い て形成される半導体基板の断面図であり、図12のA-A'方向の断面図を示す。

·【0015】半導体基板32上に形成されたゲート電極 32a~32cの上方には、配線と半導体素子とを絶縁 するための層間絶縁膜33が設けられており、層間絶縁 腹33の表面上にはポジ型レジスト膜からなるレジスト マスク34a~34cが形成されている。このレジスト

- 10 マスク34a~34cには、前記図12に示したコンタ クトホールCN1~CN12を層間絶縁膜33に形成する ための開孔パターン35a.35bが形成されている。 ·【0016】ところが、上記層間絶縁膜33の膜厚は、 ゲート電極32a~32cの配置間隔に依存し、狭いし 1間隔で配置されたゲート電極FG1とゲート電極FG 2の間では層間絶縁膜33は厚く、広いし2間隔で配置 されたゲート電極FG2とゲート電極FG3の間では層 間絶縁膜33は薄くなる。このため、層間絶縁膜33の 表面上に塗布されたレジスト膜は、ゲート電極FG1と 20
  - ゲート電極FG2 間の層間絶縁膜33が厚いところで薄 く、ゲート電極FG2とゲート電極FG3間の層間絶縁 膜33が薄いところで厚い。

·【0017】従って、図13に示すように、レジスト膜 が厚い領域の開孔パターン35b(コンタクトホールC Ng: CN10)のパターン寸法(S2)は、レジスト膜が薄 い領域の開孔パターン35a (コンタクトホールCN) ~CN6)のパターン寸法(S1)よりも小さくなってしま い、レチクル上で同じパターン寸法を有するコンタクト ホールを半導体基板32上のレジスト膜に転写しても、

レジストマスク34a~34cの開孔パターン35a. 30 35bのパターン寸法にバラツキが生じてしまう。 ・【0018】 このレジストマスクのパターン寸法のパラ ツキを抑えるためには、設計データを電子線描画装置の 描画用データへ変換する工程へ戻り、コンタクトホール 層のマスクパターンの描画用データを修正した後、再 び、図11に示した半導体集積回路パターンの作成フロ ーに従って、修正された描画用データによってレチクル を作成し、このレチクルを用いて半導体ウエハ上にレジ ストマスクを作成しなくてはならない。

・【0019】しかしながら、従来のマスクパターンの描 画用データでは、コンタクトホールCN1~CN12は-つのデータ群として処理されるため、特定のコンタクト ホールのみの描画用データを修正することができない。 このため、コンタクトホールCN1~CN12を全て大き くするあるいは小さくする修正方法がとられており、各 々のコンタクトホールに最適なパターン寸法を描画用デ ータとすることができない。

·【0020】従って、上記方法によって修正された描画 用データから作成されるレチクルを用いて、半導体ウエ ・【0014】図13は、図12に示したゲート電極層の 50 ハ上にレジストマスクを形成しても、開孔パターンのパ

(3)

ターン寸法の制御性は悪く、所望する開孔パターンのパ ターン寸法は得られない。

・【0021】なお、レイアウト設計に戻り、特定のコン タクトホールのレイアウトを設計し直すことも可能であ るが、レイアウトの設計に多大の時間を要してしまう。 ・【0022】本発明の目的は、半導体集積回路パターン の寸法精度を向上することのできる技術を提供すること にある。

・【0023】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述および添付図面から明らかに なるであろう。

 $\cdot$ [0024]

•

・【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。すなわち、

・(1)本発明のフォトマスクの製造方法は、フォトマス クの第1のパターン層のマスクパターンを補正する際 に、前記第1のパターン層のマスクパターンの設計デー タを抽出する工程と、第2のパターン層のマスクパター シの設計データを抽出する工程と、前記第1のパターン 20 層のマスクパターンを構成する各々のパターンに対し て、前記第2のパターン層のマスクパターンを構成する パターンからの距離をそれぞれの前記設計データから求 める工程と、前記距離を基に設けられる基準に従って、 前記第1のパターン層のマスクパターンを構成する各々 の前記パターンを分類し、分類された前記パターンごと に前記設計データの補正を行う工程と、前記第1のパタ ーン層のマスクパターンを構成する各々の前記パターン の補正された設計データを合成する工程とを有し、補正 された第1のパターン層のマスクパターンの設計データ に基づいて描画用データを作成する工程と、前記描画用 データに基づいてマスク基板上に遮光パターンを形成す る工程とを有している。

・【0025】(2)また、本発明の半導体集積回路装置 の製造方法は、フォトマスクの第1のパターン層のマス クパターンを補正する際に、前記第1のパターン層のマ スクパターンの設計データを抽出する工程と、第2のパ ターン層のマスクパターンの設計データを抽出する工程 と、前記第1のパターン層のマスクパターンを構成する 各々のパターンに対して、前記第2のパターン層のマス 40 クパターンを構成するパターンからの距離をそれぞれの 前記設計データから求める工程と、前記距離を基に設け られる基準に従って、前記第1のパターン層のマスクパ ターンを構成する各々の前記パターンを分類し、分類さ れた前記パターンごとに前記設計データの補正を行うエ 程と、前記第1のパターン層のマスクパターンを構成す る各々の前記パターンの補正された設計データを合成す る工程とを有し、補正された第1のパターン層のマスク パターンの設計データに基づいて描画用データを作成す る工程と、前記描画用データに基づいてマスク基板上に 50 遮光パターンを形成する工程と、前記遮光パターンを有 するフォトマスクを用いて、半導体ウエハの表面上のレ ジスト膜に対して前記補正された第1のパターン層のマ スクパターンを転写する工程とを有している。

【0026】上記した手段によれば、フォトマスクの第 1のパターン層のマスクパターンを構成する各々のパタ ーンに対して、第2のパターン層のマスクパターンが描 画されたフォトマスクを用いて半導体ウエハ上に形成さ れる下地加工膜の段差の影響を考慮した補正が行えるの

10 で、半導体ウエハの表面上に塗布されたレジスト膜に、 第1のパターン層のマスクパターンが描画されたフォト マスクを用いて形成される各々のパターンの寸法を最適 化することができる。

 $\cdot$ [0027]

(4)

·【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。

・【0028】なお、実施の形態を説明するための全図に おいて同一機能を有するものは同一の符号を付し、その 繰り返しの説明は省略する。

20 【0029】本発明の一実施の形態であるフォトマスクの修正技術、ならびにこのフォトマスクを用いた露光技術を図1~図10を用いて説明する。

·【0030】まず、フォトマスクのマスクパターンの補 正方法について説明する。図1は、本実施の形態のフォ トマスクのマスクパターンの補正に用いるパターンデー 夕補正装置を示す。なお、このパターンデータ補正装置 は、レイアウト設計において設計データを作成する際に 使用するパターンデータ作成装置と同一のものであって もよい。

30 【0031】パターンデータ補正装置1は、ワークステ ーションシステム2と大形計算機システム3とを有して おり、ワークステーションシステム2と大形計算機シス テム3とは、データ伝送用のケーブル4を通じて電気的 に接続されている。

・【0032】ワークステーションシステム2は、入力装置2aと、ワークステーション本体2bと、ディスプレイ2cと、ワークステーション用の外部記憶装置2dとを有している。

・【0033】入力装置2aは、例えばキーボードやマウ ス等、ワークステーション本体2bに対して所定の情報 を入力するための装置である。ワークステーション本体 2bは、入力装置2aから入力された情報に基づいて、 マスクパターンの補正に関する所定の情報処理を行う装 置である。ディスプレイ2cは、補正中のマスクパター シおよびマスクパターンの設計データを表示するための 出力装置である。

・【0034】大形計算機システム3は、大形計算機本体 3aと大形計算機用の外部記憶装置3bとを有してお り、外部記憶装置3bには補正前のマスクパターン、補 正中のマスクパターン、および検証後のマスクパターン の設計データが格納されている。

・【0035】次に、上記パターンデータ補正装置1を用 いたマスクパターンの補正方法について、図2および図 3を用いて説明する。なお、以下の説明では、図12に 示したコンタクトホールCN1~CN12のマスクパター シを有するフォトマスクを形成する場合を例とする。 【0036】図2に本発明の一実施の形態であるフォト マスクのマスクパターンの補正方法を説明するフロー図 を示す。

7

·【0037】検査工程109において、半導体ウエハ上 10 5)。 にコンタクトホールCN1 ~CN12を形成するためのレ ジストマスクにパターン寸法のパラツキが生じ、フォト マスクを修正する必要が生じると、コンタクトホール層 のマスクパターンの設計データの補正が行われる(工程 110).

·【0038】設計データの補正および検証が終了する と、従来と同様の方法で、補正されたコンタクトホール 層のマスクパターンの設計データは電子線描画装置の描 画用データへ変更され(工程105)、この描画用デー タによってフォトマスクが作成される(工程106)。 この後、作成されたフォトマスクを用いて半導体ウエハ 上にコンタクトホールCN1~CN12を形成するための レジストマスクが半導体ウエハの表面上に作成される ·(工程107、108)。

・【0039】次に、図2に示した設計データ補正工程1 10におけるコンタクトホール層のマスクパターンの設 計データの補正方法を、図3の工程100~工程106 に添って詳細に説明する。

·【0040】まず、パターンデータ補正装置上におい て、補正する第1のパターン層と基準となる第2のパタ ーン層を選ぶ(工程100)。ここで、第1のパターン 層は第2のパターン層よりも上層であって、第1のパタ ーン層のマスクパターンが描画されたフォトマスクを用 いて半導体ウエハ上に形成されたレジストマスクのパタ ーン寸法は、第2のパターン層のマスクパターンが描画 されたフォトマスクを用いて半導体ウエハ上に形成され た下地加工膜の形状または配置に大きく影響される。本 実施の形態では、第1のパターン層はコンタクトホール 層、第2のパターン層はゲート電極層となる。

・【0041】これらコンタクトホール層およびゲート電 40 極層が選ばれると、コンタクトホール層のマスクパター シの設計データとゲート電極層のマスクパターンの設計 データが大型計算機システムの外部記憶装置から自動的 に抽出される(工程101、102)。

・【0042】次に、コンタクトホール層の一つのコンタ クトホール、例えばコンタクトホールCNg のパターン が選ばれると、ゲート電極層のゲート電極FG2:FG3 のパターンが選ばれ、次いで、コンタクトホールCNg とゲート電極FG2:FG3 との距離し', L"がそれぞれ の設計データから自動的に算出される。

・【0043】同様にして、コンタクトホール層を構成す る全てのコンタクトホールCN」 ~CN12に対してゲー ト電極FG1~FG3からの距離が算出される(工程1 03).

・【0044】次に、上記距離を基に設けられる基準に従 って、コンタクトホール層を構成するコンタクトホール CN1~CN12が自動的に分類され(工程104)、次 いで、分類されたコンタクトホールごとに設計データ上 でパターン寸法の補正が自動的に行われる(工程10)

・【0045】なお、上記パターン寸法の補正される量 ・(Δ)は、距離L',L"を変数とする下記の関数で表さ n.

 $\Delta = f (L', L'')$ 

例えば、パターン寸法の補正される量(Δ)は、

 $\Delta = a L' + b L'' + c$ 

で表される。ここで、a, b, cは、実験結果またはシ ミュレーション結果から得られる定数である。

·【0046】この後、コンタクトホールCN1~CN12 20 の設計データが合成され、再びコンタクトホール層のマ スクパターンの設計データが自動的に作成される(工程 106).

·【0047】検証を行った後に、補正されたコンタクト ホール層のマスクパターンの設計データは電子線描画装 置に入力される描画用データへ変更される。

・【0048】このように、本実施の形態によれば、ゲー ト電極FG1~FG3の段差の影響を受けて、ゲート電 極FG1~FG3の上方に塗布されるコンタクトホール CN1~CN12を形成するためのレジスト膜の開孔パタ

ーンの寸法がばらついても、各々のコンタクトホールの ゲート電極FG1~FG3からの距離を基に設けられる 基準に従って、マスクパターンの設計データ上でコンタ クトホールCN1~CN12のパターン寸法が補正される ので、半導体ウエハの表面上に塗布されたレジスト膜に 形成されるコンタクトホールCN1~CN12に対する各 々の開孔パターンの寸法を最適化することができる。 ・【0049】また、コンタクトホール層のマスクパター シの設計データの補正は、上記基準に従ってコンタクト ホールCN1~CN12を分類し、分類されたコンタクト

ホールごとに自動的に補正されるので、短時間でマスク パターンの補正を行うことができる。

·【0050】次に、補正された前記マスクパターンの設 計データを用いて作成される本実施の形態のフォトマス クについて説明する。

·【0051】図4に、フォトマスクPMの要部断面図を 示す。同図において、5は合成石英ガラス等からなるマ スク基板、6a~6dはCr等からなる金属遮光膜、7 a~7 c はマスク基板露出部である。なお、基板露出部 といっても、必ずしも石英ガラス基板そのものが露出し 50 ているとは限らず、上記基板そのものが基板本体となる

石英ガラス基板とその表面に形成された薄い透明膜とか ら構成されていても良い。

【0052】次に、上記フォトマスクPMの作成方法を
 図5の工程100~工程109に沿って説明する。

・【0053】まず、合成石英ガラス板の表面を研磨、洗 浄して図4に示したマスク基板5を作成した後(工程1 00)、その主面上の全面に、例えば0.05~0.3µm 程度のCrからなる金属遮光膜をスパッタリング法等に よって堆積する(工程101)。

・【0054】続いて、その金属遮光膜上の全面に、例え ば膜厚0.1~0.8µmの感電子レジスト膜をスピンコー ト法等によって塗布した後(工程102)、そのレジス ト膜を、例えば電子線露光装置による直接描画法によっ て露光し、金属遮光膜上の感電子レジスト膜に所望のコ シタクトホールのマスクパターンを転写する(工程10 3)。

・【0055】この電子線直接描画処理に際しては、上記
 マスクパターンの設計データ補正方法によって作成され、かつ、パターンデータ補正装置の検証後、外部記憶
 装置に格納されたマスクパターンの設計データに基づい 20
 て作成された描画用データに従って、電子線をマスク基
 板の指定位置に照射し、上記感電子レジスト膜上に所定
 形状のコンタクトホールのパターンを転写する。

・【0056】その後、上記感電子レジスト膜がポジ型の 場合は、露光部分を所定の現像液によって除去した後 ・(工程104)、残された感電子レジスト膜をエッチン グマスクとして上記金属遮光膜をウエットエッチング法 等によってエッチングし、所定形状のコンタクトホール のマスクパターンをマスク基板5上に形成する(工程1 05)。

・【0057】次いで、レジスト膜除去工程106、金属 遮光膜欠け修正工程107、金属遮光膜残り修正工程1 08およびマスク洗浄工程109を経てフォトマスクP Mが形成される。

・【0058】次に、前記方法によって作成されたフォト マスクPMを用いた露光技術について説明する。

 ・【0059】まず、図6に、本実施の形態の露光工程で 使用する縮小投影露光装置8を示す。この露光に適用可 能なレンズ式ステップアンドリピート方式i線5:1縮 小投影露光装置としては、例えば日本光学(Niko n)のi線ステッパNRS-1755i7A(NA=0. 5、露光エリア=17.5mm角)がある。

·【0060】同図において、9は、例えば5~8インチ のシリコン(Si)単結晶等からなる半導体ウエハ、1 0は露光光源である高圧水銀ランプ、11は集光ミラ ー、12は第1平面反射鏡、13はシャッタ、14はフ ライアイレンズ、15はコヒーレンスファクタ $\sigma$ (例え ば、 $\sigma=0.5$ )を調整するためのアパーチャ、16はi 線(365nm)の場合にi線よりも短波長の遠紫外を カットするためのショートカットフィルタ、17は第2 50 平面反射鏡、18は転写領域の範囲を決めるためのマス クプラインド、19はケーラー(Koehler)正面 を形成するためのコンデンサレンズ、20はフォトマス クPMを保持して少なくとも2軸方向に微動可能なマス クホルダ、21は一般に多数のレンズ群からなる縮小投 影レンズであり、上記例示した縮小投影露光装置8では 上記半導体ウエハ9側がテレセントリックに構成されて いる。なお、フォトマスクPM側もテレセントリックに 構成することもできる。22は半導体ウエハ9を吸着す

<sup>10</sup> るウエハ吸着台、23は2軸移動台(高さ方向)、24 はX軸移動台(水平横方向)、25はY軸移動台(水平 前後方向)であり、上記X軸移動台24とともにXYス テージを構成する。

・【0061】 露光処理に際しては、高圧水銀ランプ10 から放射された光を、第1平面反射鏡12、シャッタ1 3、フライアイレンズ14、アパーチャ15、ショート カットフィルタ16、第2平面反射鏡17、マスクブラ インド18、コンデンサレンズ19、フォトマスクPM および縮小投影レンズ21を介して、半導体ウエハ9の 表面に照射する。

・【0062】次に、前記フォトマスクPMを用いて半導体ウエハ上に塗布されたレジスト膜にコンタクトホールのマスクパターンを転写し、続いて、レジスト膜下に設けられている絶縁膜にコンタクトホールを形成するフォ トエッチング工程について、図7~図10を用いて簡単 に説明する。

・【0063】フォトエッチング工程は、半導体ウエハ上 にレジストマスクを形成するフォトリソグラフィ工程、 上記レジストマスクを用いて絶縁膜をエッチングするエ

<sup>30</sup> ッチング工程、および上記レジストマスクを除去するレジスト膜除去工程に分類される。 ・【0064】まず、フォトリソグラフィ工程を、図7に

示した工程100~工程108および図8に示した半導体ウエハの要部断面図を用いて説明する。

・【0065】初めに、半導体ウエハ26の表面または裏面の異物を除去し、現像処理後のレジストマスクの半導体ウエハ26への接着性を増強させるためのレジスト塗布前処理を行う(工程100)。

・【0066】次に、図8に示すように、塗布前処理の終
 わった半導体ウエハ26に、回転塗布(Spin Coating)

法によって、1~2μmの厚さのレジスト膜27を均一 に塗布する(工程101)。この方法は、半導体ウエハ 26をスピンチャック上に置き、レジストを1~5ml 滴下した後、半導体ウエハ26を2000~5000r pmで回転させ、レジストを遠心力で飛散させて半導体 ウエハ26の表面にレジスト膜27を形成する方法であ る。

・【0067】なお、半導体集積回路装置の製造に用いら れているフォトレジスト材料は、ネガ型紫外線レジスト とポジ型紫外線レジストであるが、高解像度が得られる

(6)

ことから、主にポジ型紫外線レジストが用いられる。 ・【0068】次に、塗布直後のレジスト膜27に多く含 まれている残留溶剤を揮発させて、感光時の光化学反応 を安定させるために、ホットプレートを用い、半導体ウ エハ26をペークする(工程102)。

・[0069]次に、半導体ウエハ26は、所定のフォトマスクと共に前記縮小投影露光装置8にセットし、正確な位置合わせを行った後、波長0.365µmの紫外線・(i線)を一定時間照射してマスクパターンを焼き付ける(工程103)。

・【0070】次に、現像液を半導体ウエハ26の表面に 滴化させて表面張力を利用して盛り、所定の時間現像処 理を行った後、純水でのリンス、回転乾燥を連続的に行 う(工程104)。これによって、図8に示すように、 露光時に急峻な光の振幅強度が得られた領域のレジスト 膜27が除去されて、レジスト膜27に開孔パターン2 8a~28cが形成される。

 ・【0071】続いて、半導体ウエハ26を120℃前後 でペークして完全に乾燥させると共に、レジスト膜27 の半導体ウエハ26への接着性、熱架橋高分子化により<sup>20</sup> 耐ドライエッチングを向上させる(工程105)。

・[0072] 次いで、金属顕微鏡で半導体ウエハ26の 外観を検査し(工程106)、さらに、レジスト膜27 に形成された開孔パターン28a~28cの寸法測定お よび位置合わせの検査を行う(工程107,108)。 -[0073] 次に、エッチング工程およびレジスト膜除 去工程を図9および図10に示した半導体ウエハ26の 要部断面図を用いてそれぞれ説明する。

・【0074】まず、エッチングを良好に行うために半導体ウエハ26の表面処理を行う。代表的な表面処理としては、レジスト膜の現像時に発生する残渣(スカム)を取り除くO2プラズマ処理がある。

・【0075】次に、図9に示すように、パターニングされたレジスト膜27a~27dをマスクとして、半導体ウエハ26に設けられた絶縁膜29をドライエッチング法で加工し、絶縁膜29にコンタクトホール31a~3 1cを形成する。

・[0076] 絶縁膜29が酸化シリコン膜(SiO2)で 構成されている場合は、例えば、CF4にH2を混合し たガスまたはCHF3 ガスなどを用いたマイクロ波プラ ズマエッチング法によって、酸化シリコン膜のエッチン グを行う。

・【0077】次に、下地膜30の表面のダメージ層を除 去するため、下地膜30の表面をわずかにエッチングす る低ダメージアッシャ処理を行う。

・[0078] 続いて、半導体ウエハ26の外観を検査 し、必要に応じて特殊なパターンでエッチング後の絶縁 膜29の厚さを測定し、所定のエッチング量となってい るか否かを判定する。

·【0079】次に、図10に示すように、不要になった<sup>50</sup>

12

レジスト膜27を酸化プラズマにより灰化 (Ashing) す るアッシャ除去法によって、半導体ウエハ26から剥離 する。その後、アッシャ除去では除去しきれないエッチ シグ工程で付着した半導体ウエハ26の表面の金属イオ シや微小異物を除去するため、洗浄処理を行う。洗浄処 理としては、NH4OF/H2O2洗浄、HC1/H2 O2洗浄またはNH4OH/CH3COOH洗浄等によ る方法がある。

・【0080】最後に、外観不良の早期発見、また、汚染
 10 した半道体ウエハ26を次工程へ払い出さないために、

した半導体ウエハ26を次工程へ払い出さないために、 金属顕微鏡で半導体ウエハ26の外観を検査して半導体 ウエハ26のフォトエッチング工程が完了する。 ·【0081】以上、本発明者によってなされた発明を発 明の実施の形態に基づき具体的に説明したが、本発明は 前記実施の形態に限定されるものではなく、その要旨を 逸脱しない範囲で種々変更可能であることはいうまでも ない。

·【0082】たとえば、前記実施の形態では、半導体集 積回路パターンのうちのコンタクトホールに適用した場

合について説明したが、フォトマスクによって形成され る半導体集積回路パターンのすべてに適用可能である。 【0083】また、前記実施の形態では、基準となるパ ターンにゲート電極のみを用いたが、コンタクトホール よりも下部に位置する2つ以上のパターンを用いてもよ い。

•[0084]

・【発明の効果】本願によって開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

30 【0085】本発明によれば、半導体ウエハ上に形成されるレジストマスクのパターン寸法が最適化されて、レジストマスクの寸法精度が向上するので、このレジストマスクを用いて加工、形成される半導体集積回路パターシの寸法精度が向上する。

・【図面の簡単な説明】

40

・【図1】本発明の一実施の形態であるフォトマスクのマ スクパターンの設計データの補正に用いるパターンデー タ補正装置の説明図である。

・【図2】本発明の一実施の形態である半導体集積回路装置の設計、製造工程を説明する工程図である。

·【図3】本発明の一実施の形態であるフォトマスクのマ スクパターンの設計データの補正方法を説明する工程図 である。

·【図4】フォトマスクの要部断面図である。

・【図5】図4のフォトマスクの製造工程を説明する工程 図である。

・【図6】フォトマスクを用いる縮小投影露光装置の説明 図である。

・【図7】フォトマスクを用いたフォトリソグラフィ工程
 を説明する工程図である。

(8)

13 ・【図8】フォトマスクを用いたフォトリソグラフィ工程 19 コンデンサレンズ を説明するための半導体ウエハの要部断面図である。 20 マスクホルダ ・【図9】フォトマスクを用いたドライエッチング工程を 21 縮小投影レンズ 説明するための半導体ウエハの要部断面図である。 22 ウエハ吸着台 ・【図10】フォトマスクを用いたレジスト除去工程を説 23 乙軸移動台 明するための半導体ウエハの要部断面図である。 24 X軸移動台 ・【図11】従来の半導体集積回路装置の設計、製造工程 25 Y軸移動台 を説明する工程図である。 26 半導体ウエハ ·【図12】MISFETの要部パターンレイアウト図で 27 レジスト膜 10 27a レジスト膜 ある。 ・【図13】図12のマスクパターンがレイアウトされた 27b レジスト膜 フォトマスクを用いて形成される図12のA-A'方向 27 c レジスト膜 27 d レジスト膜 の半導体基板の要部断面図である。 ・【符号の説明】 28a 開孔パターン 1 パターンデータ補正装置 28b 開孔パターン 2 ワークステーションシステム 28c 開孔パターン 2 a 入力装置 29 絶縁膜 2b ワークステーション本体 30 下地膜 2c ディスプレイ 31a コンタクトホール 20 31b コンタクトホール 2 d 外部記憶装置 3 大形計算機システム **31c** コンタクトホール 3 a 大形計算機本体 32 半導体基板 3b 外部記憶装置 32a ゲート電極 4 ケーブル 32b ゲート電極 5 マスク基板 32c ゲート電極 6 a 金属遮光膜 33 層間絶縁膜 34a レジストマスク 6 b 金属遮光膜 6 c 金属遮光膜 34b レジストマスク 6d 金属遮光膜 34c レジストマスク 30 35 a 開孔パターン ? a マスク基板露出部 **7 b** マスク基板露出部 35b 開孔パターン **9 c** マスク基板露出部 FG1~FG3・ゲート電極 8 縮小投影露光装置 CN1 ~ CN12 コンタクトホール 9 半導体ウエハ PM フォトマスク 10 高圧水銀ランプ L1・ゲート電極FG1とゲート電極FG2との距離 L2・ゲート電極FG2とゲート電極FG3との距離 11 集光ミラー Ľ' 12 第1平面反射鏡 コンタクトホールCNg とゲート電極FG2 との 13 シャッタ 距離 L" コンタクトホールCNg とゲート電極FGg との 14 フライアイレンズ 40 距離 15 アパーチャ 16 ショートカットフィルタ S」・開孔パターンの寸法 17 第2平面反射鏡 S2・開孔パターンの寸法 18 マスクブラインド

14

-110

設計データ補正







2 2

システム設計

論理設計

回路設計

レイアウト設計

描画用データ作成

電子線構面

フォトマスク作成

箱小投影雪先

レジストマスク作成

検査

Tok

-100

-101

-102

-103

-104

-105


-106

-107

108

NG

·【図6】






.


3


•【図5】

团 4


**X** 5







•【図9】






·【図7】



•


٤


**B** 7



·【図10】







I.


·【図12】

·【図13】

211

**Z** 12

2 13



フロントページの続き

(72) 発明者 山口 泰紀 (72) 発明者 堀田 尚二 東京都青梅市今井2326番地 株式会社日立 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 製作所デバイス開発センタ内 (72) 発明者 小野塚 利彦 (72) 発明者 野村 恵子 東京都青梅市今井2326番地 株式会社日立 東京都青梅市今井2326番地 株式会社日立 • 製作所デバイス開発センタ内 製作所デバイス開発センタ内

- (72) 発明者 森田 正行 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング
  - 株式会社内

(11)